TPS5430开关芯片和LDO芯片的噪声测试


通常情况下,纯数字电路基本不需要考虑这些,一个开关芯片丢上去,加2个大电容,电压直接传到MCU就完事。但如果板上有模拟部分,需要考虑噪声的时候,最好还是要和LDO结合起来,究竟是纯LDO好,还是前端开关,后端LDO组合式好。要看具体应用场合,当然纯LDO供电噪声是最好的,但免不了发热量大。在输入输出压差不是很高的情况下,建议纯LDO方式供电。下面剖析一下稳压芯片TPS5430和LDO组合的输出电压。

某厂商电源适配器+12V交流信号

经过TPS5430转为+5.5V的交流信号

+5.5V经过LDO-3.3V的交流信号

+5.5V经过LDO-2.5V的交流信号

电路原理图中+2.5V对一片采样频率为2MHz的ADC供电

综上所述,经过TPS5430后,对电源适配的噪声有所压制,但引发了500kHz的开关噪声,峰峰大约30mV,这个和TPS5430的手册中描述的参数一致。再经过LDO之后,开关噪声有所压制,峰峰基本小于5mV,也就是说开关芯片+LDO组合的方式,最终却是可以压制噪声到比较低的水平。这里的LDO选用的是ASM1117系列,严格来讲这个LDO的PSRR不算很高,只有60-70db左右(120Hz),好在成本低,实际应用中可以选用抑制比更高的LDO,对高精度极低噪声有要求的场合,成本这个词汇可以先放在一边凉快凉快。

ASM1117系列PSRR曲线, 频率越高, LDO的PSRR抑制效果会越差

除了上述组合外,测试的电路板中有采样时钟为2MHz的ADC,负责ADC驱动的Bank是+2.5V的LDO供电的,所以在示波器上可以看到明显的2MHz的起伏,大约有5-6mV的样子。因为时钟瞬间对LDO的电流需求会增大。出现LDO负载电流的涨落效应,对应会出现LDO输出电压的抖动。

电路中对滤波设计没有过多考虑,如果加强滤波,这个2MHz的起伏应该可以削下去。基本上一般一点的LDO能把电压噪声压到5mV,也算是正常水平了。

所以前端开关芯片,后端LDO组合方式也是可行的。

点击数: 148    打印  添加到收藏   发布时间: 2020-09-28




上一篇:FPGA编程的几点说明
下一篇:高速数据采集中的乒乓操作





» 相关内容
  phydiskwrite错误解决方法
  System.Data.SQLite运行错误问..
  三通道方波信号发生方法
  XY双轴移动台-滑车版S4
  差异化的挖掘探讨
  项目统计
  激光振镜焊锡原理
  运放噪声计算方法
  电路噪声来源及降噪方法
  必备-CPLD消除输入脉冲毛刺及..
  高速数据采集中的乒乓操作
  TPS5430开关芯片和LDO芯片的噪..
  FPGA编程的几点说明
  电路设计中高阻低阻和50欧匹配..
  引起疲劳的原因Get一下